Senior DFX Engineer

담당업무

• 여러 ASIC 프로그램의 DFT·SLM 역량 전략 수립, 아키텍처 설계, 계획, 구현 및 검증

• 칩 사양부터 테이프아웃 승인까지 DFT·SLM 수행

• 시스템 내 테스트, 실리콘 텔레메트리, 모니터링, 진단 및 수리 기능 확장

• 테스트 팀과 전체 테스트 전략 수립

• 물리 설계 팀과 IP 및 SoC 개발 협업

• EDA 업체, ASIC 파트너 및 CAD 팀과 차세대 DFT·SLM 흐름 및 방법론 정의

• AI를 활용한 업무 흐름 자동화, 디버그·분류 가속화, 실리콘 및 시스템 텔레메트리 분석

• 주니어 엔지니어 멘토링 및 사이트·지역 간 협업

자격요건

• SoC·IP·ASIC 설계팀에서 DFX 중심의 실무 경험

• DFT·DFD·DFM 경험

• 메모리 BIST, JTAG, Boundary Scan, 현장 테스트, 맞춤형 IP 테스트 인터페이스 등 DFX 검증 경험

• DFX 표준 및 관행, ATPG, Scan, JTAG, iJTAG, BIST에 대한 실무 지식

• 테스트 품질·시간·효율과 설계 구현에 미치는 영향에 대한 이해

• SoC 수준의 DFT 계획, 아키텍처 및 실행 경험

• 현장·시스템 내 테스트, 텔레메트리 기반 모니터링·진단 및 RAS 개념에 대한 이해

• DFX 기능의 실행 파이프라인을 지원하는 자동화 및 인프라 역량

• 엔지니어링 업무 흐름에 AI·ML을 적용한 경험 또는 일상 업무에 도입하려는 의지

• 실리콘 디버그, 수율 초기화, 테스트 시간 및 패턴 전달 경험

• 테스트 및 제품 엔지니어링 팀과의 협업 경험

• 물리 설계 구현 흐름과 방법에 대한 이해

• IEEE 1149.1, 1687, 1838 친숙성 우대

복리후생

• 연간 성과 보너스 기회

• 의료 보험 3가지 플랜 및 치과 보험 플랜

• 본인 및 자격을 갖춘 피부양자의 의료·치과 보험료에 대한 회사 크레딧

• 401(k) 플랜의 자동 회사 기여 및 매칭 기여

• 기본 생명보험, 상해 사망·장해 보장 및 단기·장기 장애 보장에 대한 회사 크레딧

• 회사 주식 매입 플랜 참여 선택 가능

• 연간 최소 15일의 누적 휴가, 최대 3일의 개인 휴가, 연간 공휴일 11일, 봉사활동 시간 8시간 및 병가 80시간

• 유급 출산휴가 최대 16주 및 유급 부모·입양 휴가 6주

• 재정 웰니스 프로그램, 교육 지원, 기부 매칭 및 포상 프로그램

전형절차

지원 후 진행되는 일반적인 채용 절차는 안내된 Ericsson 채용 프로세스 페이지에서 확인

마감기한

상시채용