[경력] 반도체 회로 설계 개발자

업무소개

• 알고리즘 개발자와 협업 - AI엔지니어, 코덱엔지니어가 개발한 알고리즘을 반도체 IP블럭으로 구현하기 위해 함께 검토하고 최적화합니다. • 반도체 IP블럭 설계 - C/C++ 또는 Verilog HDL을 이용하여 반도체 IP블럭을 설계합니다. • 통합·검증 - 반도체 IP블럭들을 통합하고 검증합니다. • Validation - 칩, 보드 수준의 검증 지원을 위해 소프트웨어 엔지니어를 지원합니다.

업무내용

데이터센터의 동영상 ​처리·압축 ​워크로드를 ​고속, 고화질로 ​처리하기 위한 반도체 IP블럭을 ​설계합니다. ​설계 복잡도가 ​가장 높은 IP ​중 하나입니다. ​(도전하세요!) 설계팀은 ​C/C++를 사용한 ​High-Level ​Synthesis를 ​주력으로 사용하고 있습니다. 해당 ​분야에서 ​최고의 실력을 가진 ​팀이라고 ​자신있게 ​말씀드릴 수 있습니다. 도전적인 ​IP설계와 첨단의 ​개발플로우로 ​익히고 실무에 ​적용함으로써 성공적인 ​제품개발을 ​경험하고, 반도체 설계자로써의 ​차별화된 경쟁력을 ​키우실 수 있습니다. [주요업무] • 알고리즘 개발자와 협업 - AI엔지니어, 코덱엔지니어가 개발한 알고리즘을 반도체 IP블럭으로 구현하기 위해 함께 검토하고 최적화합니다. • 반도체 IP블럭 설계 - C/C++ 또는 Verilog HDL을 이용하여 반도체 IP블럭을 설계합니다. • 통합·검증 - 반도체 IP블럭들을 통합하고 검증합니다. • Validation - 칩, 보드 수준의 검증 지원을 위해 소프트웨어 엔지니어를 지원합니다. [자격요건] • C/C++, Verilog HDL - C/C++로 기술된 알고리즘을 주어진 설계사양을 만족하는 Verilog HDL로 옮길 수 있어야 합니다. printf( ) 뿐만 아니라 디버거를 사용한 디버깅도 가능해야 합니다. :) - 예를 들어, Discrete Cosine Transform(DCT) 정도의 복잡도를 가지는 알고리즘을 이해하고 설계로 옮길 수 있는 역량을 기대합니다. - 예로 든 알고리즘을 아무리 읽어보아도 이해가 되지 않지만, 설계 좀 한다는 소리를 듣는 분이라면 지원해주세요. • 자동화를 위한 스크립팅 가능 - Shell 또는 Python 프로그래밍 가능 • 솔직하고 명확한 의사소통 • 기본적인 EDA 툴은(합성툴, 시뮬레이터, 디버거) 무리없이 사용가능해야 합니다. • 설계 결과물의 PPA (Power, Performance, Area)를 분석하고 최적화할 수 있는 역량이 있어야 합니다. • AMBA, TileLink, Wishbone 중 적어도 하나의 버스 프로토콜에 대한 이해가 요구됩니다. 자격요건 중에 한 두가지 부족하지만, 노력으로 충분히 캐치업할 수 있는 자신이 있다면 망설이지말고 지원해주세요! [우대사항] • High-Level Synthesis 경험자 • 동영상코덱 또는 영상처리 관련 프로젝트 경험 • 상용(양산)칩 설계 프로젝트 경험 [전형 절차] • 서류전형 → 면접(Offline 코딩 Test / 세미나, 이력서 리뷰) → 최종합격