[서울] RTL 설계 및 검증 엔지니어

담당업무

• 개발된 HW IP의 value-added 기능 설계

• RTL coding 및 simulation·synthesis 검증

• 개발 중인 HW IP 검증 환경 setup 및 Debugging

• 개발 완료된 Product Customer 지원

• HW IP 유지 보수

자격요건

• 전자공학과, 반도체학과 등 관련 학과 졸업

• Verilog 및 C 기본 지식

우대사항

• Python, Perl, JAVA, Shell Script 지식

• Video Codec 지식

• FPGA Development Environment 경험

• 영어 활용 가능

보상과 복리후생

• 학사 신입기준 연봉 5000만원

• 점심·저녁 지원

• 선택적복리후생비 연 300만원 제공

• Refresh 휴가 및 휴가비 지원

• 연 70만원 상당 건강검진 제공

• 사내 세미나 및 개발 역량 향상 지원

• 영어 닉네임 사용

전형절차

1. 서류

2. RTL TEST

3. 인터뷰

4. 최종합격

5. 상황에 따라 프로세스 변경 가능

근무환경

• 유연근무

• Core time 11:30~15:30 운영

마감기한

상시채용