Senior Physical Design Engineer

담당업무

• 대형 설계의 합성부터 Place-and-Route까지 엔드투엔드 실행

• 타이밍, 물리 검증, EMIR, Formal Equivalence, Low Power Verification 등 전체 Signoff 수행

• Clock Construction 및 CTS 수행

• SoC 블록의 클록 구성과 관련 방법론 최적화를 위한 방법론 탐색

• RTL부터 GDS까지 Physical Design 구현

• 데이터 기반 설계 도구, 플로우, 방법론의 구성·검증·최적화 개선

• CAD, RTL·Design, DFT, Architecture, Power & Performance, Technology 팀 및 외부 파트너와 협업

• 프로젝트 상태와 계획의 명확한 커뮤니케이션

• 중대형 SoC 블록의 전체 Physical Design 실행 책임

자격요건

• 전기공학, 컴퓨터공학, 컴퓨터과학 또는 관련 분야 박사 및 기술 엔지니어링 경력 1년 이상

• 전기공학, 컴퓨터공학, 컴퓨터과학 또는 관련 분야 석사 및 기술 엔지니어링 경력 4년 이상

• 전기공학, 컴퓨터공학, 컴퓨터과학 또는 관련 분야 학사 및 기술 엔지니어링 경력 5년 이상 또는 동등 경력

• Physical Design 전 영역의 기술 전문성

• 문제 해결 및 데이터 분석 능력

• 협업, 팀워크 및 다양한 구성원과의 효과적인 커뮤니케이션 능력

• Microsoft Cloud Background Check 및 수출통제 정보 접근 관련 보안 심사 통과

• 시민권 또는 미국 거주·보호 지위 확인을 위한 유효 서류 제출

우대사항

• 반도체 설계 경력 7년 이상

• 합성, 플로어플래닝, 배치배선, 추출, 타이밍, 물리 검증을 포함한 Physical Design 구현 실적

• 고급 파운드리 공정 노드의 양산 실리콘 테이프아웃 경험

• SoC 저전력 설계 방법론 경험

• 전력·성능·면적(PPA) 간 SoC 또는 서브시스템 설계 트레이드오프 이해

• 고속 설계를 위한 다양한 클록 구성 전략 이해

• Timing Signoff, Physical Verification, EMIR Signoff, Formal Equivalence, Low Power Verification 경험

• PD Flow·CAD 팀 및 PD Methodology 팀과의 협업을 통한 PD TFM 이슈 개선

보상

• 미국 기본급 연 USD 119,800~234,700

• 샌프란시스코 베이 지역 및 뉴욕시 대도시권 기본급 연 USD 160,200~261,000

• 일부 직무의 benefits 및 기타 보상 가능

근무환경

• Customer Focus, Adaptability, Collaboration, Growth Mindset, Drive for Results, Influence for Impact, Judgement, Diversity & Inclusion을 중시하는 협업 환경

• 클라우드 인프라와 실리콘 설계·제조·패키징 관련 유관 조직과 협업

마감기한

채용시 마감