Memory Device & Process Integration Expert (Technical Roadmap)

담당업무

• 미래 DRAM 소자·셀·어레이 아키텍처와 공정 통합 영향 분석

• 진화·신규 DRAM 아키텍처의 공정 통합 플로우 재구성 및 평가

• 소자 아키텍처, 레이아웃, 소재, 치수, 공정 조건 간 상호작용 평가

• 물리적 한계, 핵심 의존성, 통합 리스크 및 미해결 기술 과제 식별

• 고객 자료, 논문, 특허, 학회, 내부 자료 및 전문가 논의를 통한 기술 동향 조사

• 불완전하거나 상충하는 정보를 활용한 기술 가설 수립 및 평가

• 대체 기술 경로 비교와 기술적 실현 가능성 및 전환 조건 도출

• 기술 근거, 가정, 해석 및 불확실성 구분

• DRAM 소자·공정 통합 주제의 기술 로드맵, 기술 근거, 대안 시나리오 및 미해결 질문 개발·관리

• 미래 DRAM 아키텍처에서 요구되는 핵심 레이어, 공정 단계 및 요구사항 식별

• 소자·공정 통합 발전을 ASML 기술 영역 및 제품 로드맵에 반영

• 기술 분야 전문가들과 가정 검증 및 기술 기반 권고안 개발

• TDC 메모리 로드맵과 ASML 제품·기술 논의를 위한 DRAM 인사이트 및 로드맵 입력 제공

• 기술 배경이 다른 이해관계자 대상 기술 가이드 및 지식 전수

• 고객, 연구기관 및 외부 기술 파트너와의 기술 논의 참여 및 필요 시 주도

자격요건

• 전기공학, 재료과학, 응용물리, 화학공학 또는 관련 과학·공학 분야의 석사 또는 박사 학위

• 메모리 소자 개발, 소자 통합 또는 공정 통합 관련 산업·연구 경험

• 복잡한 소자 구조와 공정 통합 플로우 분석 경험

• 문제 정의부터 분석 및 권고안 도출까지 복잡한 기술 주제를 독립적으로 추진한 경험

• 기술 분야 간 협업을 통한 결론 도출 및 검증 역량

• 상세 기술 분석을 기술 방향, 로드맵 입력 또는 조직 권고안으로 전환하는 역량

• 메모리 기술 분야의 반도체 소자 물리, 소자 아키텍처 또는 공정 통합에 대한 깊은 이해

• 소자 요구사항 및 단위 공정을 전체 통합 플로우와 연결하는 역량

• 물리적 한계, 핵심 통합 의존성 및 기술 리스크 식별 역량

• 복잡한 기술 질문을 핵심 변수와 검증 가능한 가설로 분해하는 역량

• 불완전하거나 상충하는 정보에서 신뢰할 수 있는 기술 시나리오를 개발하는 역량

• 복수 기술 경로 비교 및 단일 시나리오로 성급히 수렴하지 않는 역량

• 기술 결론의 근거, 유효 범위 및 불확실성을 명확히 전달하는 역량

• 담당 기술 영역을 독립적으로 주도하면서 관련 전문가와 의견을 조율하는 역량

• 인접 기술 분야 전문가에게 복잡한 기술 개념을 명확히 설명하는 역량

• 기술 가이드, 리뷰 및 지식 전수 역량

• 글로벌 기술 이해관계자 네트워크 구축 및 유지 역량

• 통제 기술에 접근하기 위한 법적 자격 보유

우대사항

• DRAM 소자 또는 공정 통합 경험

• 첨단 DRAM 스케일링, 대체 셀 아키텍처 또는 미래 DRAM 통합 개념 경험

• 기술 경로 탐색 또는 로드맵 개발 경험

• 간접적이거나 제한된 정보에서 고객·산업 기술 방향을 재구성한 경험

• 반도체 고객, 연구기관 또는 외부 기술 파트너와의 협업 경험

• 복수 엔지니어링 분야가 참여하는 기술 리뷰를 주도한 경험

• 소자·공정 시뮬레이션, 물리적 추정 또는 민감도 분석 경험

• ASML 제품, 리소그래피, 패터닝, 계측 또는 검사 지식

근무환경

• 개인 기여자 직무로서 높은 수준의 기술 소유권 및 기능적 리더십 수행

• 인력 관리 책임 없이 담당 DRAM 범위의 기술 분석과 로드맵 권고안 주도

• 글로벌 조직·지역의 전문가와 협업

• 다양성과 포용성을 중시하는 조직 문화

• 인종, 피부색, 종교, 성별, 연령, 국적, 보훈 여부, 장애, 성적 지향 및 성 정체성에 따른 차별 없는 채용 정책

마감기한

2026년 8월 31일 23:59까지