Layout Designer Intern

담당업무

• IC 레이아웃 및 IC 설계 엔지니어와 협업하며 아날로그 IC 레이아웃 기법 학습

• 업계 표준 설계·검증 도구를 활용한 아날로그 IC 레이아웃 방법 및 기법 경험

• 블록 수준 회로 설계를 물리적 레이아웃으로 구현하고 회로 성능에 미치는 영향 학습

• DRC 및 LVS를 포함한 물리 검증 기법 경험

• 업무 내용 문서화 및 동료 검토를 위한 결과 발표

• 세부 업무는 지원자의 관심사와 팀의 필요에 맞춰 조정

지원자격 및 우대사항

• 반도체 소자 물리 및 제조 공정 지식 우대

• Cadence Virtuoso 또는 유사 IC 레이아웃 도구 사용 경험 우대

• DRC 및 LVS를 포함한 물리 검증 결과 해석·디버깅 경험 우대

• 세부 사항에 대한 높은 주의력과 체계적인 업무 방식

• 기술 문서 작성, 발표 및 의사소통 역량

• 자기 주도적이고 꼼꼼하며 지속적인 개선에 전념하는 태도

• 새로운 도구·기술·엔지니어링 개념을 빠르게 학습할 수 있는 역량

인턴 프로그램 및 근무환경

• 전문 엔지니어와 함께하는 실무 프로젝트 참여

• 다양한 주제의 런치앤런 및 인턴·정규직 직원 대상 교류 행사

• 일과 삶의 균형, 지속적인 학습 기회, 공동의 성과를 중시하는 문화

• 인턴을 육성해 향후 정규직 역할 검토 시 우선 고려하는 것을 목표로 함

기타 안내

• 기술 데이터 접근이 필요한 경우 미국 수출 허가 검토가 요구될 수 있으며, 미국 시민권자·영주권자·법률상 보호 대상자를 제외한 지원자는 수출 허가 심사를 거칠 수 있음

• 인종, 종교, 성별, 성적 지향, 장애 등 법적으로 보호되는 특성과 관계없이 동등한 기회를 제공하는 고용주

마감기한

상시채용