RTL Design Engineer - PCIE, Ethernet, USB and DDR

담당업무

• 사내 및 외부 IP, 서브시스템, SoC의 설계·통합 개발 및 유지

• LINT, CDC, RDC, CLP/VCLP 등 정적 QC를 통한 IP·서브시스템·SoC 품질 확보

• SDC, UPF 등 설계 제약 개발·관리

• 이해관계자와 협업해 타이밍 클로저 및 설계 검증 강건성 확보

자격요건

• 복잡한 아키텍처, 디지털 설계 및 검증에 대한 관심

• 여러 사이트와 시간대의 엔지니어와 협업할 수 있는 소통 역량

• 분석 및 문제 해결 역량, 새로운 문제를 배우고 맡으려는 자세

우대 경험

• RTL 코딩 및 PCIe, AMBA 등 업계 표준 프로토콜 이해

• QC 도구·플로우 및 IPXACT 경험

• VLSI, FIFO, 중재 기법에 대한 탄탄한 기초

채용 안내

• 지원자 선별·평가·선정 과정에 인공지능을 활용할 수 있음

• 연령, 장애, 출신, 성별 등 보호 대상 특성과 관계없이 지원자를 고려하며, 채용 전 과정에서 관련 법에 따른 편의 제공

마감기한

상시채용