DV Methodology Engineer

담당업무

• IP 및 SoC 팀과 설계검증 테스트벤치·인프라 요구사항 협의 및 구현

• 테스트벤치 아키텍처와 시뮬레이션 구성 범위 설정

• SoC 고속 초기화 시퀀스 개발

• 트랙 리소스 관리 스크립트 지원

• Perl, MySQL, PHP 기반 테스트 회귀 흐름 지원

• 시뮬레이션 테스트케이스 및 모델 디버깅·개선

• 시뮬레이션 성능 향상을 위한 신규 툴·플로우 검토 및 벤치마킹

• Verilog/SystemVerilog 기반 시뮬레이션 디버깅 및 게이트 레벨 시뮬레이션 지원

자격요건

• C/C++ 소프트웨어 개발 역량

• UVM 및 Verilog 활용 역량

• 디지털 시스템과 컴퓨터 구조 이해

• 하드웨어·소프트웨어 문제 디버깅 역량

• 서면·구두 커뮤니케이션 역량

• 조직적인 업무 수행 및 멀티태스킹 역량

근무환경

• 인도 및 북미 인프라 리드와 협업

• 캐나다·미국·중국·인도 소재 IP 및 SoC 팀과 협업

• ASIC 설계검증의 프로젝트 기획부터 구현·테이프아웃까지 전 과정 경험 기회

마감기한

상시채용