SoC Design Engineer

담당업무

• SoC Level RTL 설계

• Interface, Power management, Clocking 관련 RTL 개발

• Compiler, Runtime, Software와의 SoC Co-design

• 다양한 레벨의 IP 및 SoC 디자인 Verification

자격요건

• 전자공학, 컴퓨터공학 또는 관련 분야 전공

• Standard HDLs(Verilog, SystemVerilog 등) 활용 능력

• SoC 및 Bus Architecture 관련 구현 경험

• RTL design 및 IP 검증 관련 경험

• Python, C, Tcl, Perl 등 스크립트 언어 활용 경험

우대사항

• SoC 설계 및 Chip 생산 전반 경험

• AP, High speed interface 관련 경험

• FPGA 또는 ASIC 경험

• 디자인하우스 또는 팹리스 회사 경력

필요기술

• C

• Perl

• Python

• TCL

복리후생

• 유연근무제

• 경조금

• 식대 지원

• 음료·간식 제공

• 도서 구입비 지원

• 교육비 지원

• 스톡옵션

• 반반차 제도

• 명절선물·명절상여

전형절차

1. 서류전형

2. 실무면접 1차

3. 최종면접 2차

4. 처우협의

5. 최종 합격

근무환경

• 주 5일 월요일부터 금요일까지 10:00~19:00

• 유연근무제

• 수평적 문화

마감기한

2026년 10월 19일 23:59까지