[대구] RTL 설계 엔지니어 (팀장급)

담당업무

• HW(IP) 개발 프로젝트 리딩 및 아키텍처 설계

• IP 스펙 정의, RTL 코딩, 시뮬레이션·합성을 포함한 고성능 하드웨어 IP 개발 총괄

• 팀 내 엔지니어 기술 역량 향상 가이드 및 설계·검증 병목 해결

• 타 개발 부서와 협업

• 고객사 Pre/Post-Sales 기술 대응

자격요건

• Verilog RTL 기반 HW 설계 경험

• 반도체 IP 및 HW 개발 전 과정인 Front-end 전반에 대한 이해와 실무 경험

• 프로젝트 리딩 및 개발 인력 매니지먼트·코칭 경험

• 논리적이고 원활한 커뮤니케이션 능력

• HW, FW, SW, Verilog, Processing 관련 기술 이해

우대사항

• 영어 회화 및 기술 문서 작성 등 글로벌 비즈니스 커뮤니케이션 역량

• SoC Chip 개발 및 양산(Tape-out) 경험

• 시스템 소프트웨어 및 펌웨어 이해

• 비디오 코덱 H.264, HEVC, AV1 또는 이미지 처리 알고리즘 하드웨어 가속기 설계 경험

복리후생

• 점심 식대 지원

• Refresh 휴가 및 근속별 휴가비 지원

• 선택적 복리후생비 연 300만원 지급

• 건강검진 연 70만원 상당 제공

• 사내 동호회비 지원

• 어학 교육비 지원

전형절차

1. 서류전형

2. 실기TEST 및 인터뷰

3. 최종합격

근무환경

• 유연근무

• Core Time 운영

마감기한

2026년 10월 3일 08:59까지