DFT lead

담당업무

• 복잡한 SoC 설계의 DFT 아키텍처 정의부터 테이프아웃까지 리드

• scan compression, MBIST, JTAG, hierarchical test를 포함한 DFT 전략 추진

• scan insertion, ATPG, MBIST 구현 및 fault coverage 목표 정의

• ATPG, scan chain, GLS 위반 해결 및 테스트 품질 기준 관리

• DFT 관점의 설계 리뷰와 기술 포럼 참여 및 설계 아키텍처의 테스트 용이성 개선

• ATE 상관관계 분석을 포함한 실리콘 브링업 및 디버그

• Tcl, Perl, Python 기반 DFT 자동화 플로우 개발·유지보수

• 주니어 엔지니어 멘토링 및 부서 간 기술 의사결정 주도

자격요건

• 반도체 업계 DFT 엔지니어링 실무 역량

• scan insertion, ATPG, MBIST, fault simulation, DFT sign-off 전문 지식

• Cadence Modus, Genus, Xcelium 사용 역량

• Verilog 또는 VHDL 전문성

• Tcl, Perl 또는 Python 기반 스크립팅 및 플로우 자동화 역량

• 다중 전압 및 클록 게이팅 설계를 포함한 저전력 DFT 방법론 이해

지원방법

해당 requisition으로 지원

마감기한

상시채용