[DRAM PHY] Senior Physical Implementation Engineer

담당업무

• Logic synthesis 및 Optimization

• DFT Scan insertion 및 Coverage 분석

• SDC 작성·검증 및 Multi-Corner STA

• Timing Violation 분석, Timing Closure 및 Timing ECO

• UPF 작성·검증 및 Power Consumption 측정·분석

• Formal Verification 및 Function ECO script 작성

• Digital 조직과 Timing Feasibility 검토

• Back-end 조직과 협업

자격요건

• Product Development 전체 Cycle 경험

• RTL/Digital Design 및 Physical Design 조직 협업 역량

• 해외여행 결격 사유 없음

우대사항

• Project Leading, Technical Leader 또는 조직 관리 경험

• SoC 또는 대규모 Digital IP Implementation 경험

• Advanced Node 공정 Implementation 경험

• 복잡한 Clock 구조 및 Multi-Clock Domain 설계 경험

• Timing ECO 및 Functional ECO 자동화 경험

• Tcl, Python, Perl, Shell 활용 Script 작성 및 Flow 자동화 경험

• DFT, Physical Design 또는 Verification 업무 이해

• 취업 보호 대상자

지원방법

• 이력서 및 자기소개서 자유 형식 필수

• 포트폴리오 자유 형식 선택

전형절차

1. 서류 전형

2. 1차 면접 직무 인터뷰

3. 2차 면접 리더십 인터뷰

4. 처우 협의

5. 최종 합격

마감기한

상시채용