Senior Staff Engineer Design

담당업무

• 제품 사양 분석부터 마이크로아키텍처 정의, RTL 구현까지 설계 주기 담당

• 상위 제품 사양을 바탕으로 상세 마이크로아키텍처 문서 작성

• Verilog/SystemVerilog를 사용해 설계 요구사항을 RTL로 구현

• 아키텍처 및 마이크로아키텍처 제안 검토와 개선 협업

• 전력·성능·면적(PPA) 최적화를 고려한 RTL 개발

• Lint, CDC, Synthesis, CLP 점검을 포함한 RTL 품질 사인오프 수행

• UPF 등 전력 의도 구문을 활용한 저전력 설계 방법 적용 및 검토

• 검증·물리 설계·통합 팀과 설계 이슈 해결

• 기능·합성·타이밍·저전력 문제 디버깅 및 원인 분석

• 코딩 표준과 설계 모범 사례 준수, 설계 리뷰 지원 및 주니어 엔지니어 기술 멘토링

자격요건

• 사양을 마이크로아키텍처 및 RTL 구현으로 전환한 경험

• Verilog 및 SystemVerilog 숙련

• Lint, CDC, Synthesis, CLP 사인오프 방법론 실무 경험

• 저전력 설계 기법과 UPF 구문에 대한 이해

• AHB 및 AXI를 포함한 AMBA 프로토콜 지식

• PPA 최적화 중심의 복잡한 디지털 블록 설계 경험

• RTL 개발 전반의 디버깅 및 문제 해결 역량

• 여러 엔지니어링 팀과의 협업 및 의사소통 역량

근무환경

• 신뢰·개방성·존중·평등한 기회를 바탕으로 한 포용적인 근무환경

• 면접 과정에서 필요한 편의 지원 요청 가능

마감기한

상시채용