Principal Physical Design Engineer

담당업무

• 블록·서브시스템·서브칩·풀칩 수준 Physical Design 업무의 TFM 개발

• Place and Route 수렴 레시피 개발

• 정적 타이밍 분석, 물리 검증, 기능 로직 등가 검증, 저전력 검증, 전자이동 및 IR Drop 사인오프 방법론 개발

• 기능 및 타이밍 ECO 구현

• SOC 및 서브칩 수준 글로벌 클록킹 설계

• 내부·외부 IP collateral 설치 및 품질 점검

• Physical Design 리뷰, 설계 이슈 해결 및 엔지니어 가이드

• Physical Design 프로세스와 방법론의 지속적 개선

필요 역량

• 반도체 설계 원리·방법론·도구 이해

• Synopsys Fusion Compiler, PrimeClosure, PrimeTime, Formality, VCLP, Star-RC, RedHawk SC, Cadence Innovus, Siemens Calibre 활용 역량

• TCL 및 Python 스크립팅 역량

• 파운드리 기술 파일 및 rule deck 이해

• Microsoft 클라우드 백그라운드 체크 통과

• 수출 통제 정보 접근을 위한 시민권·미국 거주권 또는 보호 신분 증빙

우대사항

• 첨단 공정 복합 ASIC 테이프아웃 경험

• 블록 수준 Place and Route 경험

• Physical Design 프로젝트 리딩 및 반도체 제품 납품 경험

• Electrical Engineering 또는 Computer Engineering 관련 전문성

보상

• 미국 기본급 연 USD 142,800~274,800

• 샌프란시스코 베이 지역 및 뉴욕 대도시권 기본급 연 USD 188,000~304,200

• 일부 직무의 복리후생 및 추가 보상 가능

마감기한

채용시 마감