SoC Design Engineer

담당업무

• SoC Level RTL 설계

• 인터페이스, 전력 관리, 클록킹 관련 RTL 개발

• 컴파일러·런타임·소프트웨어와 SoC 공동 설계

• 다양한 수준의 IP·SoC 디자인 검증

지원자격

• 전자공학, 컴퓨터공학 또는 관련 분야

• Verilog, SystemVerilog 등 표준 HDL 활용 능력

• SoC 및 Bus Architecture 구현 경험

• RTL 설계 및 IP 검증 경험

• Python, C, Tcl, Perl 등 스크립트 언어 활용 경험

우대사항

• SoC 설계 및 칩 생산 전반에 대한 경험

• AP, 고속 인터페이스 경험

• FPGA 또는 ASIC 개발 경험

• 디자인하우스 또는 팹리스 회사 경력

복리후생

• 식대 지원

• 경조금

• 교육비 지원

• 도서 구입비 지원

• 스톡옵션

• 명절선물·명절상여

• 음료·간식 제공

• 반반차 제도

근무환경

• 유연근무제

• 수평적 문화

• 주 5일(월~금), 10:00~19:00

전형절차

1. 서류전형

2. 실무면접(1차)

3. 최종면접(2차)

4. 처우협의

5. 최종 합격

마감기한

2026년 11월 2일 23:59까지