3rd Party IP Technical Lead

담당업무

• AMD 제품 전반의 제3자 Memory/SerDes PHY 및 mixed-signal IP 기술 오너

• IP 아키텍처, 통합, 실리콘 검증, 양산까지 제품 생애주기 기술 리딩

• 제3자 IP 공급업체와 IP 평가, 설계 이전, 릴리스 자료, AMD SoC 통합 협업

• SoC 통합팀과 전기적·논리적·물리적 IP 통합 품질 확보

• 성능, 전력, 면적, 비용 및 구현 제약을 고려한 시스템 아키텍처 의사결정

• 산업 표준과 고객 요구사항을 실리콘, 패키지, PCB 및 검증 사양으로 변환

• 패키지·PCB 설계팀과 신호 무결성 및 전원 무결성 분석, 디버깅, 최적화

• 신규 PHY 및 mixed-signal IP 기술 평가와 라이선스·도입 검토

• 실리콘 초기 구동, 디버깅, 특성화, 규격 준수 시험, ATE 양산 시험 및 고객 이슈 해결 지원

• 포스트실리콘 결과 분석 및 PHY 아키텍처, 설계 방법론, IP 개발 프로세스 개선

• 트랜지스터 수준 설계, 시스템 아키텍처 및 SoC 통합 지식을 활용한 하드웨어 개발 전반 기술 가이드

자격요건

• 고속 mixed-signal IP 설계 경험 및 시스템 수준 아키텍처 경험

• IP 하드웨어 개발 전 과정 또는 IP SoC 통합 경험

• 고속 I/O SerDes 또는 Memory PHY 아키텍처와 블록 지식

• CTLE, FFE, DFE, VGA, CDR, PLL/DLL, TX driver, EMC, GPIO 등 mixed-signal IP 지식

• HBM, LPDDR, DDR, GDDR, PCIe, Ethernet, USB, DisplayPort, HDMI, MIPI 등 인터페이스 프로토콜 경험

• 7nm 이하 첨단 FinFET 반도체 기술 경험

• RTL, 논리 설계 및 디지털 회로에 대한 기본 이해

• Python 또는 Perl 프로그래밍 및 UNIX 환경 친숙도

• BERT, 오실로스코프, 로직 애널라이저 등 실험 장비 활용 경험

• 분석적 문제 해결 능력, 빠른 학습 능력 및 세부사항에 대한 주의력

• AMD 및 외부 공급업체·파트너 팀과의 협업 능력과 구두·서면 커뮤니케이션 역량

근무환경

• 하이브리드 근무

• AMD 및 IP 공급업체, 고객, 통합·포스트실리콘 팀과의 다조직 협업

• 독립적인 업무 수행과 기술 인력 간 협업 병행

마감기한

상시채용