SOC RTL Design Engineer [신입/병특]

담당업무

• Automotive SoC 내부 로직 및 embedded SRAM용 test·repair logic 생성·삽입·검증

• Test cost 절감을 위한 IP·block·full-chip DFT 구조 최적화 및 검증

• Si. bring-up 및 양산 ATE 벡터 생성·검증

• 고신뢰성 기능 구현을 위한 테스트 H/W 로직 개발·구현

자격요건

• 전기전자·컴퓨터 관련 전공

• EDA tool Synopsys, Siemens, Cadence 기반 ASIC Front-End·DFT 구현

• RTL2GDS flow 전반에 대한 이해 및 실무 경험

• Testability, Scan, MBIST, LBIST 등 DFT 관련 기술 이해

• 해외 여행 결격 사유 없음

• 기술스택 C#, C++, Python, AI·인공지능, Blockchain, Verilog, EDA

우대사항

• Automotive SoC 과제 경험

• NPU accelerator 과제 경험

• DFT 및 RTL2GDS 경험

복리후생

• 능력별 스톡옵션 부여

• 조식·중식·석식 제공

• 간식·커피 무제한 제공

• 듀얼모니터·HPC서버 등 개발환경 제공

• 모션데스크 지원

• On-Site 외국어 학습지원

• 기술도서 구매지원

• 건강검진 프로그램 제공

근무환경

• 시차출퇴근제

전형절차

1. 서류전형

2. 1차면접

3. 2차면접

4. 입사오퍼

5. 채용검진

6. 입사

7. 직무에 따라 코딩테스트 진행 가능

마감기한

2026년 9월 10일 08:59까지