Staff SOC DFX RTL Design Engineer

담당업무

• DFX 기능 설계 계획 및 구현

• JTAG, Scan, Boundary Scan, Debug 기능 구현

• CAD 및 IP 팀과 요구사항·구현·전력 시나리오 협업

• DFX 검증팀과 품질 확보

• DFX 이니셔티브 및 프로세스 개발 참여

• 다른 기능 조직에 대한 기술 지원

• DFT RTL 설계 통합 및 삽입

• 합성, 등가성 검증, 타이밍 분석 및 제약조건 정의

• RTL 및 넷리스트 단계 DFx 로직 검증

• 첫 실리콘 출시, 검증 및 고장 분석 과정에서 DFT 기능 도입과 패턴 디버깅 지원

• 아키텍처, IP 설계, 물리 설계, 제품 엔지니어링 팀과 협업

자격요건

• Computer Engineering 또는 Electrical Engineering 전공 학사 또는 석사

• 최신 프로세서 아키텍처, 디지털 설계 및 검증에 대한 관심

• JTAG·IEEE 표준, SSN, Scan, ATPG, Memory BIST·Repair 또는 Logic BIST 지식

• Verilog 시뮬레이터 및 파형 디버깅 도구 사용 경험

• RTL 및 게이트 레벨 시뮬레이션 디버깅 경험

• Mentor TestKompress 또는 Synopsys TetraMAX·DFTMAX 경험

• VCS 시뮬레이션 도구, Perl·Shell 스크립팅 및 Verilog RTL 설계 경험

• 합성, 등가성 검증, 정적 타이밍 분석 등 EDA 도구 및 방법론 지식

• DFX 구현 및 저전력 기술 실무 경험

• Scan·MBIST 아키텍처 경험

• Verilog, VCS, SystemVerilog 활용 능력

• C·C++, Python, Perl, TCL 및 기타 스크립팅 언어 활용 능력

• 중대형 팀에서 협업하며 업무에 기여한 경험

• 분석적 사고, 문제 해결 능력 및 원활한 커뮤니케이션 역량

• 서로 다른 사이트와 시간대의 엔지니어들과 협업할 수 있는 팀워크

우대사항

• Computing 또는 Graphics 분야 경험

• 최신 Scan·MBIST 아키텍처 경험

• 합성·등가성 검증·정적 타이밍 분석 관련 EDA 도구 및 방법론 지식

근무환경

아키텍처, IP 설계, 물리 설계, 제품 엔지니어링 및 검증 조직과의 협업 중심 업무, 하이브리드 근무

마감기한

상시채용