[대구] RTL 설계 엔지니어

담당업무

• Video Spec definition

• Macro/Micro 아키텍처 설계

• RTL 코딩 및 모듈 개발

• RTL simulation, Synthesis, lint/CDC

• Scripting tool을 활용한 기존 RTL 블록 및 검증 환경 유지·향상

자격요건

• Verilog RTL을 이용한 HW 설계 경험

• Verilog HDL 및 C/C++ 기반 설계·검증 전문 지식

• RTL simulation, Debugging, Synthesis, lint/CDC용 EDA 툴 기술

우대사항

• Python/Linux script 사용 가능

• FPGA 플랫폼을 이용한 검증 경험

보상과 복리후생

• 신입 기준 연봉 5000만원

• 점심·저녁 지원

• 선택적 복리후생비 연 300만원

• Refresh 휴가 및 휴가비 지원

• 연 70만원 상당 건강검진

• 개발 역량 향상을 위한 사내 세미나 및 지원

전형절차

1. 서류

2. RTL TEST

3. 인터뷰

4. 최종합격

5. 상황에 따라 실기 TEST 생략 가능

근무환경

• 유연근무

• Core time 11:30~15:30 운영

• 영어 닉네임 사용

마감기한

상시채용