[서울] RTL 설계 엔지니어

담당업무

• Video Codec Standard 및 Video 입출력 관련 Specification·Algorithm 분석

• HW IP 구현을 위한 Architecture 설계

• 시스템 요구사항 기반 Macro Architecture 구조 설계, Control Flow 및 Test Scenario 정의

• Sub-block 단위 Micro Architecture 설계

• PPBA에 맞는 RTL(Module), Testbench, Script 개발 및 검증

• 기능 검증 및 Debug, Performance·Power·Bandwidth·Area 최적화

자격요건

• Verilog, SystemVerilog, Python 기반 설계 및 검증·Debug 능력

• C 코드 이해 및 수정 가능

• HW ASIC IP·SoC·FPGA 설계 Flow 및 EDA Tool 이해

우대사항

• Video Codec Standard 이해

• AI Tool을 활용한 HW 설계·검증 경험

보상과 복리후생

• 학사 신입기준 연봉 5000만원

• 점심·저녁 지원

• 선택적복리후생비 연 300만원 제공

• Refresh 휴가 및 휴가비 지원

• 연 70만원 상당 건강검진 제공

• 개발 역량 향상을 위한 사내 세미나 지원

근무환경

• 유연근무 및 Core time 11:30~15:30 운영

• 영어 닉네임 사용

전형절차

1. 서류

2. RTL TEST

3. 인터뷰

4. 최종합격

마감기한

상시채용