[DRAM PHY] Senior Physical Design Engineer

담당업무

• Floor Planning 및 Power Network Design

• Hierarchical 및 Flatten Flow 기반 Placement와 Routing

• Clock Tree Synthesis 및 Clock Network Optimization

• DRC, LVS, ESD, DFM Violation 분석과 Clean-up

• Timing, Congestion 개선을 위한 Manual 및 Auto Layout ECO

• Static 및 Dynamic IR Drop, EM 분석과 개선

• Clock Duty 및 Jitter 분석과 관리

• BUMP Assignment 및 RDL Design

• Physical Design 기술 이슈 분석과 해결

• PPA 최적화 및 Tape-out 수행

자격요건

• Physical Design 전체 Flow 경험

• Timing, Congestion, Power 이슈 분석 및 해결 역량

• Physical Verification 및 Foundry Sign-off Flow 실무 경험

• Digital Design, Physical Implementation 조직과 기술 협업 역량

• 반도체 Product Development 및 Tape-out 경험

• 해외여행 결격 사유 없음

우대사항

• Project Leading, Technical Leader 또는 조직 관리 경험

• Advanced Node(N5/N3, SF3/SF2 등) Physical Design 경험

• 대규모 SoC 또는 Complex Digital IP Physical Design 경험

• Tcl 및 Python 기반 Physical Design Flow 자동화와 Script 개발 경험

• HBM, CoWoS, Fan-out 등 Advanced Packaging 경험

• 취업보호 대상자, 보훈 대상자 및 장애인 우대

지원방법

• 이력서 및 자기소개서 필수, 자유 형식

• 포트폴리오 선택, 자유 형식

• 지원 포지션과 필요에 따라 전형 절차 변경 가능

• 전형 일정 및 결과 개별 안내

• 지원 알림 메시지 전달

전형절차

1. 서류 전형

2. 1차 면접(직무 인터뷰)

3. 2차 면접(리더십 인터뷰)

4. 처우 협의

5. 최종 합격

마감기한

상시채용